公司简介
台积电(南京)有限公司是台积电在南京全资设立的子公司，公司投资30亿美元在江北新区兴建12寸晶圆厂暨设计服务中心，2016年7月7日举行新厂奠基大典，创办人张忠谋亲自主持开工，强调两岸集成电路（IC）产业应该共同发展，推动两岸经济互利合作。创办人张忠谋表示，台积电南京将发挥供应链与人才优势，会是大陆第一座能够在地量产16奈米製程的12寸晶圆厂。 近年来，大陆半导体市场成长快速，台积电在大陆的业务也强劲成长。为了就近服务客户，我们在南京成立设计服务中心，将台积电的“开放创新平台”生态系统导入大陆，协助大陆的IC设计公司，一起发展半导体产业、共同成长。
单位需求
台积电2022届招聘简章工作地点：南京
台积电介绍台积公司成立于1987年
世界500强
全球利润率排名第一
拥有272种制程技术，为49个客户生产1万761种不同产品
拥有52%市场占有率
世界首家提供现今最先进的5奈米制程技术
全世界最大的专业集成电路制造服务公司
台积电（南京） 台积电（南京）有限公司成立于2016年，位于南京浦口经济开发区，是台积电独资设立的子公司，生产12英寸晶圆，同时成立南京设计服务中心，以最先进的芯片设计技术服务客户。台积电南京创造了台积很多新的里程碑，包含建厂速度最快、量产最快、获利最快。校园招聘流程安排：招募流程：网申—> 笔试—> (线上+线下)面试—> 录用通知—> 加入台积
网申时间：2021/5/17
职位列表 （所有岗位应届/往届生均可投递）
职位 | 专业要求 | 学历 |
设备工程师 | 理工科专业 | 本科及以上 |
制程工程师 | 材料、电子、化学、物理、光学等 | 硕士 |
制程整合工程师 | 微电子、电子科学与技术、物理、材料等 | 硕士 |
良率精进工程师 | 微电子、电子科学与技术、物理、材料等 | 硕士 |
IC设计工程师 | 微电子、电子科学与技术、计算机科学等 | 硕士 |
制造课长 | 工业工程、制造、工业管理、信息系统、机械与自动化工程 | 硕士 |
质量与可靠性工程师 | 微电子、材料、电子、物理等理工科专业 | 硕士 |
IT资讯技术工程师 | 计算机科学与技术、计算机信息管理、软件工程等 | 本科及以上 |
厂务工程师 | 供热通风与空调工程、建设环境与设备工程 | 本科及以上 |
产品工程师 | 微电子、信息、通信、电子科学、材料物理、材料科学与工程 | 硕士 |
工安环保工程师 | 环境工程、安全工程、化学 | 硕士 |
自动化整合工程师 | 计算机科学与技术、计算机信息管理、软件工程等 | 硕士 |
详情请参阅附件-职位
晶彩台积：
对台积人而言，生活的丰富和专业的成就同等重要；从食衣住行的满足到精神层面的提升，台积人在台积获得充分的照顾。
这里拥有：
完善的保险制度：我们除依法为员工缴纳五险一金外，更为员工规划了团体商业保险福利，以增加员工整体之保障。
弹性的假期制度：台积电提供优于劳动法的特别休假制度，员工到职满三个月即可享有，加上弹性的休假制度，方便员工于一年中排定假期。我们并依法给予各种假别，当同仁有请假需求时，能够更无后顾之忧。
贴心的工作环境：我们体贴并照顾同仁的工作及生活所需，在医、食、住、行、乐领域提供全方位的服务与设施，使同仁能轻松兼顾工作与生活。
这里更有：
完善的餐饮及健身设施，贴心关怀的驻厂门诊、按摩及全天候的护理协助，免费年度健康检查服务，温馨舒适、设施完善的宿舍，多条线路的交通班车贯通供员工免费搭乘，环保典范的工作环境是台积人享有的安心福利。
台积电欢迎您的加入，更欢迎您分享我们的荣耀！
申请职位
1. 设备工程师
最基础的，通常也是最重要的
机台是工厂稳定运作的基础。
我们在生产在线，负责高端精密、高单价半导体设备的维护、保养并判断、解决机台发生的问题。如此可减少机台当机的时间与提升机台可运转的时间，进而降低生产成本并提升公司的获利能力。
在这个领域发光发热，要具备：
沟通能力/团队合作精神/创新的问题解决能力
欢迎具有机械制造及自动化，机电一体化等理工科相关领域知识的本科含以上优秀应征者加入我们。
2. 制程工程师
将一流的芯片极致工艺推上世界的舞台
我们在第一线负责芯片制造过程，改善机台制程参数的设定，提升良率并让机台每单位时间产出增加，也降低生产成本。
半导体制程可大致分为四大模块，大致流程顺序为薄膜沉积、黄光微影制程、湿式与干式蚀刻、热制程与离子掺杂（扩散）。
在这个领域发光发热，要具备：
团队合作能力/逻辑思考能力/问题解决能力
欢迎具有材料、电子、化学、物理、光学等相关领域知识的硕士含以上优秀应征者加入我们。
3. 制程整合工程师
职责范围：
1、确保芯片的质量、持续提升良率，提供给客户具有竞争力且高质量的芯片，让电子产品不但先进且效能稳定；
2、制程整合工程师为半导体制造中的重要协调者，需要与客户沟通了解客制化的芯片应用需求，再将讯息带回厂内，与各工程单位合作，提升产品的良率与质量；
3、良率精进工程师监控芯片的良率与缺陷，使用量测机台监测芯片的缺陷，找出可能的问题，再与制程解决问题。
职位要求：
1、微电子、电子科学与技术、物理、材料等相关领域知识的硕士含以上优秀应征者；
2、有较好的半导体组件物理与电性知识/英文与沟通能力/领导与问题解决能力；
3、可将程序语言作为良率改善工具。
4. 良率精进工程师
职责范围：
1. To be responsible for helping to drive leading edge process/device development/manufacture ability requirements, yield enhancement and defect reduction on advanced technology.
2. Identify and solve tool/process induce defect problems.
职位要求：
1. Minimum master degree in Electric Engineering, Physics, Materials science or other related background.
2. Exhibit good and open communication skills, be able to work within cross-functional teams.
5. IC设计工程师 （具体设计岗位如下）
5.1 SRAM design engineer（静态随机存储器设计工程师）
职责范围：
1. Develop SRAM/ROM compilers and customized macros.
2. Develop SRAM/ROM characterization flow and deliver design kits.
3. Develop Memory compiler tiling code.
职位要求：
1. Candidate must have a MS degree or above in Electrical or Computer Engineering
2. Knowledge on transistor level circuit design and layout design.
3. Experience in spice simulation or fast spice simulation.
4. Familiarity with Verilog and Synopsys .lib.
5. Ability in scripting language, such as Perl/Python/shell/tcl
5.2 Digital circuit design engineer（数字电路设计工程师）
职责范围：
1. Develop advanced standard cell and GPIO libraries on advanced process technologies (6nm, 7nm, 12/16nm, 22/28nm, etc.)
2. Take challenging tasks from circuit design to SOC design to achieve world-class PPA performance (high-performance, low-power, and area-effective)
职位要求：
1. Good knowledge of circuits design. Experience in digital circuit or analog design is preferred.
2. Experience in Cadence/Synopsys/Mentor EDA tools and Linux/Unix environment is preferred
3. CAD and script capability such as Python/Perl/Shell is preferred.
4. Solid understanding of device scaling challenges and circuit-process technology interactions applicable for advanced FinFET nodes is a plus.
5. Experience in reliability (EM, high-temperature aging effects, etc.) is a plus
6. Self-motivated and hard work.
5.3 IC Frontend design engineer（芯片前端设计工程师）
职责范围：
1. RTL synthesis, SDC/UPF verification, low power design implementation for advanced technology chips. 2. Design flow/methodology development and innovation for front-end design challenges. 3. Be responsible for RTL verification, synthesis, low power design, and STA/timing closure works for customer’s projects and internal system test chips.
职位要求：
1. MS or above in EE, CS related fields. Experience in Digital IC design flow (from Synthesis, DFT, MBIST, Formality, STA), RTL design, RTL verification is plus. 2. New graduate or 3+ years working experience. 3. Familiar with EE CAD tool such as Design compiler, DFT complier, MBIST, n-Lint, Verdi, Verilog tools/flows. 4. Familiar with tcl/Perl/Python program.
5.4 IC Physical design engineer（芯片物理设计工程师）
职责范围：
1. Physical implementation of advanced technology chips. 2. Design methodology development and innovation for advanced technology challenges. 3. Be responsible for 22/16/12/10/7/5nm chip implementation for customer’s projects or internal system test chips.
4. Be responsible for advanced node PPA benchmark, and solution development.
5. EDA tool new features enablement.
6. Customer onsite/offsite supports will be required on demand.
职位要求：
1. MS or above in EE, CS related fields. Experience in APR, physical verification, chip implementation, or CAD development is plus. 2. New graduate or 3+ years working experience in chip physical implementation. 3. Familiar with Synopsys/Cadence APR tools/flows. 4. Familiar with TCL/Perl/Python programming. 5. Experience with TSMC advanced technology is plus. 6. Proven record in production tape-outs is plus.
5.5 IC CAD and Methodology engineer（芯片计算机辅助设计暨设计方法论工程师）
职责范围：
1. Develop chip implementation infrastructure, include but not limited to general design flow automation, design collateral/environment/data management, computing resource allocation/analysis/monitoring, and design diagnosis solutions development.
2. Develop chip implementation methodology algorithms to improve productivity and design PPA by machine learning and/or expert system programming.
3. Develop chip implementation environment regression automation and code review system to improve source code quality and readability.
职位要求：
1. MS degree or above in EE, CS related fields.
2. Proactive, self-motivated, and willing to take challenges
3. Familiar with Python3 or C/C++ programming languages
4. Familiar with Linux environment and operations
Recommended requirements (plus):
1. Familiar with software engineering or electronic design automation algorithms
2. Familiar with Perl, Tcl/Tk programming languages
3. Familiar with SQL, PHP, Javascript, Html/CCS webpage development
4. Experienced in VLSI design flow and APR tool usage
5. Familiar with data visualization, data mining or machine learning algorithms
6. Paper publication records
5.6 IC Signoff engineer（芯片签核工程师）
职责范围：
1. Responsible for checking the advanced chip function before fabrication. Given the verification, the chip can exhibit expecting high performance after fabrication.
2. Reliable flow setting, identify violation root cause, and provide the fixing strategy to achieve high quality chips.
3. Professional at one domain of blow knowledge at least. Signoff team not only executes the advanced signoff skill, but also push the boundary of flow to reach higher quality and productivity.
a. STA (static timing analysis): using commercial timing signoff EDA tool combining advanced on-chip timing analysis method (OCV) to achieve timing closure before tape-out.
b. IR analysis: define the reasonable IR drop spec, and explore the opportunity to realize the function with sufficient voltage support and reasonable power consumption.
c. PV (physical verification): verify and achieve the chip without DRC (design rule check) and LVS (layout versus schematic). With the verification, the following fabrication can minimize the defect and reach high yield performance.
职位要求：
1. MS degree or above in EE, CS, Physics or related domains. Experience in Digital IC design flow, especially signoff, is a plus
2. Innovative, persistence and flexible personality.
3. For frequent cross team cooperation and customer support, excellent communication/presentation skill
Recommended requirements (plus):
1. Excellent English skill, CET6
2. Software skill, ex: tcl, python
5.7 Layout Engineer（IP版图设计工程师）
职责范围：
1. Full layout design for standard cell/IO/SRAM IPs in advanced process nodes
2. Work on the physical verification (DRC/LVS/Antenna ...)
3. Work on test chip layout design and verification
4. Close cooperation with designers on PPA optimization
职位要求：
1. At least BS Degree of Microelectronics or Physics.
2. Excellent graduate or at least 1 years' related working experience
3. Familiar with layout design and verification tools (Virtuoso, Laker, Calibre)
4. Familiar with design rule and layout effect in advanced process.
5. Excellent skills of communication and teamwork are also expected.
6. Programming experience (Perl/tcl skill) will be a plus.
7. Experience in advanced process (n16 and beyond) will be a plus.
5.8 DRC/LVS Development Engineer(DRC/LVS开发工程师）
职责范围：
1. Work closely with process RD team to develop DRC/LVS for design readiness.
2. Provide customer support to world-wide leading design house.
3. Initial more innovation to continue optimize development efficiency.
4. Work closely with various departments (Physical design/integration/Device RD/Product/ESD) on their design requirements.
5. Work closely with EDA partner for tool qualification and methodology enhance.
职位要求：
1. Good knowledge of semiconductor FEOL/BEOL process and chip design concepts. Solid understanding of device physics, Layout design is a plus.
2. Knowledge of EDA partner (Mentor, Synopsys, Cadence, etc.) tools suite is a plus. Especially Laker /Virtuoso /Calibre.
3. Scripting and programming experience using several of the following: Perl, Python, C, C++, TCL, Skill.
4. Ability to work across teams to drive a solution, problem solver and self-motivated.
5. The ideal candidate will have experience in DRC/LVS development.
6. MS or above in EE, CS related fields.
6. 制造课长
满足产品交期，让产品呈现于世人面前。
创造晶圆产出最大化，满足客户交期，为公司带来营收。
身为工厂的第一线管理者，需掌握生产流程，藉由良好且精准派工提升机台生产效率，带领技术员团队确保制造流程顺畅运行并达成每日的产能目标。
在这个领域发光发热，要具备：
工业工程、制造工程、资讯工程、商管统计知识
运用大数据分析、机器学习优化生产排程
领导力与沟通技巧，抗压能力需具备OM，IE或IT相关领域。
欢迎具有工业工程，制造，生产工程，工业管理，信息系统，机械与自动化工程等相关专业的硕士含以上优秀应征者加入我们。
7. 质量与可靠性工程师
质量与可靠性工程师在台积公司扮演十分重要的角色，除了须确保研发过程中的产品可靠性，协助晶圆厂提升效能，也需要处理并满足客户在质量方面的需求。一位优秀的质量与可靠性工程师将透过与各功能工程师密切的合作达到最佳的制程效率与质量，协助台积公司保持领先全球的龙头地位。
在这个领域发光发热，要具备：
沟通协调与团队合作能力对质量与可靠性工程师而言是十分重要的。另外，项目管理在达到客户需求与掌握时程上也是不可或缺的能力。
欢迎具有微电子，材料，电子，物理等理工科专业等硕士含以上优秀应征者加入我们。
8. IT资讯技术工程师
跨越过去，引进最新技术，重新定义未来。
我们促进公司运作的效能与效率，协助公司快速的稳定成长并实时响应客户的需求。
运用大数据、巨量数据、人工智能、机器学习等技术开发高附加价值的系统，导入最佳信息安全方法与技术，确保信息系统之正常运作与重要信息的保护。
在这个领域发光发热，要具备：
资讯工程、信息管理与程序语言知识/逻辑思考能力/问题解决能力，终身学习
欢迎具有计算机科学与技术、计算机信息管理、软件工程等相关领域知识的本科含以上优秀应征者加入我们！
9. 厂务工程师
9.1 机械系統工程师
职责范围：
1. 负责无尘室温湿度稳定日常运转任务,工作包含(无尘室设计/操作/维保管理/指标维护);
2. 负责无尘室 气旋分子微污染 (AMC) 管理/ 预防 ;
3. 动力厂房(冰热水系统设计/运行操作/维保管理);
4. 制程排气系统(设计/操作/维保管理/空污指标维护);
5. 机台现址式处理设施(Local Scrubber)(运行维护/维保管理);
职位要求：
1. 本科及以上，供热通风与空调工程、建设环境与设备工程等相关专业;
2. 具良好团队合作精神,重承诺,具社团合作经验者优先；
3. 具追根究底研究精神,能虚心学习具实践力,对负责系统能承诺者优先；
4. 需轮值夜班。
9.2 电气/仪电工程师
职责范围：
1. 负责现有设施电力系统的运行和维护,电力系统包括：高压电力系统; 低压电力系统; 应急电力系统; UPS电力系统。
2. 执行电力系统预防性维护保养，故障排除和系统日常操作;
3. 负责现场工程管理（包括质量和安全）;
4. 负责电力系统及设备的功能改善及稳定性加强;
职位要求：
1. 本科及以上，电气工程及其自动化、高电压绝缘技术、继电保护等相关专业。
2. 良好的横向沟通及问题处理能力，双一流学校相关专业尤佳。
3. 具有良好的分析解决问题能力，需具备良好的交流互动和团队合作精。
9.3 水处理工程师
职责范围：
1. 负责水处理系统的日常运行和维护，主要有超纯水处理系统、酸碱废水和含氟废水处理系统、工艺冷却水系统和给排水系统。
2. 为系统运行制定标准操作流程和维护计划，监控系统运行状况，根据系统运行参数和数据统计工具来判断系统状况，以确保系统供应正常。
3. 优化和改善系统，以确保供应品质的保障和提升。
4. 需轮值夜班。
职位要求：
1. 本科及以上：环境工程，化工，化学，机械或控制工程等相关专业；
2. 有流体，热交换或水净化相关背景，了解管材特性和水处理设备者优先；
3. 具有良好的分析解决问题能力，需具备良好的交流互动和团队合作精。
9.4 气化工程师
工作职责：
1. 负责气化供应系统的日常运行和维护，主要有大宗气体/化学品、特殊气体/特殊化学品、研磨液供应系统。
2. 为系统运行制定标准操作流程和维护计划，监控系统运行状况，根据系统运行参数和数据统计工具来判断系统状况，以确保系统供应正常。
3. 持续保障/提升及改善系统供应品质及优化，
4. 需轮值夜班。
任职要求：
1. 本科及以上，化学、化工、材料、机械或控制工程相关专业
2. 有纯化/合成/材料相关背景，了解管材特性者优先；
3. 具有良好的分析解决问题能力，需具备良好的交流互动和团队合作精。
10. 产品工程师
职责范围：
1.负责所有产品良率状况的监测与分析，对已出现或潜在的良率问题做出及时预警。
2.与客户及与制程整合部门紧密合作，负责良率问题根本原因的分析与判断。
通过统计/电性/物理失效分析以及电路设计分析等手段，澄清造成良率问题的根本原因，迅速制定并实施改善方案，把良率问题造成的损失控制在最低程度。
3.在某些重要产品量产之前，制订并实施详细的产品评估测试与制程实验方案，确保产品能顺利安全进入大规模量产。
4.作为客户与工厂之间的桥梁，就设计及制造中的技术问题做双向沟通。
5.与业务及制程整合部门合作，负责向客户提供有关芯片设计，设计法则，制造工艺以及封装测试等方面的技术支持及专业建议；负责维持与客户之间的定期性工程技术沟通。
6.负责处理良率相关的客户抱怨与产品退回案件。
职位要求：
1.微电子、信息、通信、电子科学、材料物理、材料科学与工程相关专业
2.硕士及以上学历
3.能熟练运用各类office软件
4.有较强的动手能力
11. 自动化整合工程师（南京）
职责范围：
1. Support Fab to maintain and deploy Intelligent Manufacturing Technology and Automation Systems.
2. Communicate with users to define requirements, design, implement, and deploy systems, and continuously improve them using software engineering methodology.
3. Quality Defense system management, KPI tracing and analysis, supporting users to improve manufacturing quality andefficiency.
职位要求：
1. Master degree or above and major in Industrial Engineering, Computer Science or Computer Engineering related fields.
2. Strong technical skills in at least one of the following fields: Database, JAVA, .NET., C#, Python, Optimization algorithm application, Statistics and math tools(MATLAB, R), and coding .
3. Familiar with fab manufacturing operation is a plus.
4. Good communication skill, highly stress resistance.
5. Willing to take challenges and co-work with others .
12. 工安环保工程师
环境、公司、同仁的守护神。
我们是环境保护、环境永续、企业社会责任以及厂区安全的守护神。
工安环保工程师确保公司营运符合法规与外部稽核单位的规定，保护人身安全，守护公司的营运资产。
在这个领域发光发热，要具备：
环境工程、职业安全、环境卫生知识 / 沟通能力 / 缜密的心思发掘问题与风险并解决问题，欢迎具有环境工程、安全工程、化学相关专业的硕士含以上优秀应征者加入我们。
